庁 H JAPAN PATENT OFFICE

REC'D 1-9 FEB 2004

別紙添付の書類に記載されている事項は下記の出願書類 WER されでCT いる事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application: 2002年12月27日

番 願 Application Number: 特願2002-381785

[ST. 10/C]:

[JP2002-381785]

人 願 出

株式会社アドバンテスト

Applicant(s):

PRIORITY DOCUMENT

SUBMITTED OR TRANSMITTED IN COMPLIANCE WITH RULE 17.1(a) OR (b)

特許庁長官 Commissioner, Japan Patent Office

2月 2004年



【書類名】

特許願

【整理番号】

10693

【提出日】

平成14年12月27日

【あて先】

特許庁長官 太田 信一郎 殿

【国際特許分類】

G01R 31/26

【発明者】

【住所又は居所】

東京都練馬区旭町1丁目32番1号 株式会社アドバン

テスト内

【氏名】

大島 英幸

【特許出願人】

【識別番号】

390005175

【氏名又は名称】

株式会社アドバンテスト

【代理人】

【識別番号】

100086759

【弁理士】

【氏名又は名称】

渡辺 喜平

【手数料の表示】

【予納台帳番号】

013619

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

· 図面 1


要

【物件名】

要約書 1

【包括委任状番号】 0217310

【プルーフの要否】



明細書

半導体試験装置 【発明の名称】

【特許請求の範囲】

被試験デバイスから出力されるクロックを入力し、このクロ 【請求項1】 ックを一定のタイミング間隔を有する複数のストローブによって取得し、時系列 のレベルデータとして出力するとともに、当該レベルデータの立ち上がりエッジ 及び/又は立ち下がりエッジのエッジタイミングを示すレベルデータを選択的に 入力し、選択されたレベルデータのエッジタイミングを示す位置データを出力す る第一のタイムインターポレータと、

被試験デバイスから出力される出力データを入力し、この出力データを一定の タイミング間隔を有する複数のストローブによって取得し、時系列のレベルデー タとして出力する第二のタイムインターポレータと、

第一のタイムインターポレータから出力される位置データを入力、保持し、一 又は二以上の位置データから、所定のエッジタイミングを示すリカバリクロック を出力するディジタルフィルタと、

第二のタイムインターポレータから出力される時系列のレベルデータを入力し 、当該レベルデータをディジタルフィルタから出力されるリカバリクロックのエ ッジタイミングで選択して被試験デバイスの被測定データとして出力するデータ 選択回路と、

を備えることを特徴とする半導体試験装置。

【請求項2】 第一のタイムインターポレータは、

被試験デバイスから出力されるクロックを入力する並列に接続された複数の順 序回路と、一定のタイミング間隔で遅延させたストローブを複数の順序回路に順 次入力し、当該順序回路から時系列のレベルデータを出力させる遅延回路と、複 数の順序回路から出力される時系列のレベルデータの、立ち上がりエッジを示す レベルデータ、立ち下がりエッジを示すレベルデータ、又は立ち上がり及び立ち 下がりエッジを示すレベルデータを選択的に出力するエッジセレクタと、エッジ セレクタで選択されるレベルデータを入力し、エッジタイミングを示す位置デー タに符号化して出力するエンコーダと、を備え、

ディジタルフィルタは、

第一のタイムインターポレータから出力される位置データを順次格納するとと もに、格納された位置データを所定のタイミングで出力する、直列に接続された 一又は二以上のレジスタを備え、このレジスタから出力される一又は二以上の位 置データから、所定のエッジタイミングを示すリカバリクロックを出力し、

第二のタイムインターポレータは、

被試験デバイスから出力される出力データを入力する並列に接続された複数の 順序回路と、一定のタイミング間隔で遅延させたストローブを複数の順序回路に 順次入力し、当該順序回路から時系列のレベルデータを出力させる遅延回路と、 を備え、

データ選択回路は、

ディジタルフィルタから出力されるリカバリクロックを選択信号として、第二 のタイムインターポレータから入力される時系列のレベルデータのうち、一のデ ータを選択し、被試験デバイスの被測定データとして出力するセレクタを備える 請求項1記載の半導体試験装置。

【請求項3】 エッジセレクタは、


一の順序回路の反転出力と次段の順序回路の非反転出力を入力する第一のAN D回路と、一の順序回路の非反転出力と次段の順序回路の反転出力を入力する第 二のAND回路と、第一及び第二のAND回路の出力を入力するOR回路と、第 一のAND回路,第二のAND回路及びOR回路の出力のいずれかを選択するセ レクタとからなる、一又は二以上のセレクタ回路からなる請求項2記載の半導体 試験装置。

【請求項4】 ディジタルフィルタは、

第一のタイムインターポレータから入力される位置データのエッジの有無を検 出し、エッジが検出された場合に、レジスタに格納された位置データを出力させ るエッジ検出回路を備える請求項2又は3記載の半導体試験装置。

【請求項5】 ディジタルフィルタのレジスタが、

エッジ検出回路で検出される位置データのエッジの有無に拘わらず、格納され た位置データを所定のタイミングで出力する請求項4記載の半導体試験装置。



【請求項6】 レジスタが二以上備えられる場合に、ディジタルフィルタは

二以上のレジスタからそれぞれ出力される位置データを入力し、各位置データ が示すエッジタイミングの平均値を算出し、当該平均値をリカバリクロックとし て出力する平均値算出回路を備える請求項2,3,4又は5記載の半導体試験装 置。

【請求項7】 ディジタルフィルタは、

二以上のレジスタのうち一のレジスタから出力される位置データと、平均値算 出回路から出力される平均値のいずれか一方を選択してリカバリクロックとして 出力する平均値切替スイッチを備える請求項6記載の半導体試験装置。

【請求項8】 ディジタルフィルタは、

レジスタから出力される位置データに所定の補正値を加算し、当該位置データ が示すエッジタイミングを補正してリカバリクロックとして出力するタイミング 補正回路を備える請求項2,3,4,5,6又は7記載の半導体試験装置。

【請求項9】 ディジタルフィルタから出力されるリカバリクロックを複数 入力し、各リカバリクロックの示すエッジタイミングの位相差を検出して、被試 験デバイスのクロックのジッタを取得するジッタ検出回路を備える請求項1,2 , 3, 4, 5, 6, 7又は8記載の半導体試験装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、被試験デバイスから出力される出力データを所定の期待値データと 比較して、当該被試験デバイスの良否を判定する半導体試験装置に関し、特に、 デバイスのシステムクロックよりも高速な内部クロックのデータレートでデータ が出力される、例えばODR(Octal

Data Rate) 型デバイスに代表されるような高速デバイスの試験に好適な半導体 試験装置に関する。

[0002]

【従来の技術】



一般に、半導体デバイスの試験を行う半導体試験装置(LSIテスタ)は、試 験対象となる被試験デバイス(DUT:Device Under

Test)に所定の試験パターン信号を入力し、当該被試験デバイスから出力される 出力データを所定の期待値パターン信号と比較して、その一致,不一致を判定す ることにより、当該被試験デバイスの良否を検出、判定するようになっている(例えば、特許文献1参照)。

図8を参照して、この種の半導体試験装置について説明する。同図は、従来の 一般的な半導体試験装置(LSIテスタ)の概略構成を示すブロック図である。 同図に示すように、従来のLSIテスタ110は、被試験デバイス (DUT) 101の出力データを比較電圧とレベル比較するレベルコンパレータ111と、 被試験デバイス101の出力データを所定の期待値と比較するパターン比較器1 12、及び被試験デバイス101の出力データを所定のタイミングでパターン比 . 較器112に入力するためのフリップ・フロップ121等を有している。

[0003]

このような構成からなる従来の半導体試験装置では、まず、図示しないパター ン発生器から被試験デバイス101に所定の試験パターン信号が入力され、被試 験デバイス101から所定の信号が出力データとして出力される。被試験デバイ ス101から出力された出力データはレベルコンパレータ111に入力される。 レベルコンパレータ111に入力された出力データは、比較電圧とレベル比較さ れ、フリップ・フロップ121に出力される。

フリップ・フロップ121では、レベルコンパレータ111からの信号が入力 データとして保持され、図示しないタイミング発生器からのストローブをクロッ ク信号として、所定のタイミングで出力データが出力される。フリップ・フロッ プ121から出力された出力データは、パターン比較器112に入力され、テス タ内のパターン発生器から出力される所定の期待値データと比較され、比較結果 が出力される。この比較結果により、出力データと期待値との一致,不一致が検 出され、被試験デバイス101の良否(Pass/Fail)の判定が行われる

[0004]



特開平9-015304号公報(第2-3頁、第2図)

[0005]

【発明が解決しようとする課題】


このように、従来の半導体試験装置(LSIテスタ)では、被試験デバイスか ら出力される出力データは、テスタ内部で予め定められたタイミングで出力され るストローブのタイミングで取得されるようになっており、このストローブは、 被試験デバイスと独立に設けられたタイミング発生器から出力されるタイミング 信号となっていた。ところが、このようにテスタから出力される独立したタイミ ング信号によって被試験デバイスの出力データを取得する従来の半導体試験装置 では、デバイス内部でシステムクロックよりも高速な内部クロックが生成され、 その内部クロックのタイミングで出力データが出力される高速デバイスの試験に 対応できないという問題が発生した。

[0006]

近年、LSIの高速化の進展が著しく、データ転送の高速化を図るため、例え ばODR (Octal Data Rate) 型デバイスに代表される新たな半導体デバイスが 提供されている。この種のデバイスは、図9に示すように、PLL回路等によっ てデバイス101のシステムクロックのn倍の周波数の内部クロックが生成され 、システムクロックよりも高速な内部クロックのタイミングでデータ出力が行わ れるようになっている。例えば、ODR型のデバイスでは、システムクロックの 4倍の内部クロックが生成され、更にこの内部クロックの立ち上がりと立ち下が りの両エッジに同期してDDR (Double Data Rate) でデータが出力されること で、システムクロックの8倍のデータレートのデータ出力が実現されている。D DRは、各クロック信号の立ち上がりエッジと立ち下がりエッジの双方のタイミ ングでデータ転送を行う方式で、クロックの立ち上がりエッジ(又は立ち下がり エッジ)のみでデータ転送を行うSDR (Single Data Rate) 方式と比べて、同 じクロックサイクルで2倍のデータ転送が可能となるものである。

[0007]

このようなデバイスについて試験を行う場合には、デバイスのシステムクロッ



クの立ち上がり及び立ち下がりの両エッジタイミングで、かつ、システムクロッ クの数倍の周波数で出力される内部クロックのデータレートでデータを取得しな ければならない。

しかしながら、上述したように、従来の半導体試験装置では、被試験デバイス からの出力データは、被試験デバイスとは独立したタイミング発生器から出力さ れるタイミング信号によって取得されるようになっていた。このため、出力デー タを被試験デバイスから出力されるクロックのエッジタイミングで取得すること も、システムクロックの数倍の周波数の内部クロックのデータレートで取得する こともできなかった。

すなわち、従来の半導体試験装置の構成では、システムクロックのエッジタイ ミングで、かつ、システムクロックよりも高速な内部クロックのデータレートで データ出力が行われるデバイスについて試験を実施することができなかった。

[0008]

本発明は、このような従来の技術が有する問題を解決するために提案されたも のであり、被試験デバイスから出力されるシステムクロックを取得し、当該シス テムクロックの立ち上がりや立ち下がりのエッジタイミングで、システムクロッ クより高速の内部クロックの周波数のリカバリクロックを取得することにより、 システムクロックのエッジタイミングで、かつ、システムクロックよりも高速な 内部クロックのデータレートでデータが出力される被試験デバイス、例えばOD R (Octal Data Rate) 型デバイスに代表されるような高速デバイスの試験を可 能とした半導体試験装置の提供を目的とする。

[0009]

【課題を解決するための手段】

上記目的を達成するため、本発明の半導体試験装置は、請求項1に記載するよ うに、被試験デバイスから出力されるクロックを入力し、このクロックを一定の タイミング間隔を有する複数のストローブによって取得し、時系列のレベルデー タとして出力するとともに、当該レベルデータの立ち上がりエッジ及び/又は立 ち下がりエッジのエッジタイミングを示すレベルデータを選択的に入力し、選択 されたレベルデータのエッジタイミングを示す位置データを出力する第一のタイ

ムインターポレータと、被試験デバイスから出力される出力データを入力し、こ の出力データを一定のタイミング間隔を有する複数のストローブによって取得し 、時系列のレベルデータとして出力する第二のタイムインターポレータと、第一 のタイムインターポレータから出力される位置データを入力、保持し、一又は二 以上の位置データから、所定のエッジタイミングを示すリカバリクロックを出力 するディジタルフィルタと、第二のタイムインターポレータから出力される時系 列のレベルデータを入力し、当該レベルデータをディジタルフィルタから出力さ れるリカバリクロックのエッジタイミングで選択して被試験デバイスの被測定デ ータとして出力するデータ選択回路と、を備える構成としてある。


[0010]

このような構成からなる本発明の半導体試験装置によれば、まず、第一及び第 二のタイムインターポレータを備えることにより、被試験デバイスから出力され るクロック及び出力データを、時系列のレベルデータとして取得することができ る。この時系列のレベルデータは、被試験デバイスのクロック(及び出力データ) の信号変化点であるエッジタイミングを示すものである。従って、タイムイン ターポレータに被試験デバイスから出力されるシステムクロック信号を入力し、 そのエッジタイミングを示すレベルデータ及び位置データを取得することにより 、当該位置データを、被試験デバイスの出力データを取得するためのタイミング 信号として用いることができる。

[0011]

特に本発明では、エッジセレクタを備え、タイムインターポレータで取得され る時系列のレベルデータを、①クロックの立ち上がりエッジ、②立ち下がりエッ ジ、又は、③立ち上がり及び立ち下がりの両エッジのタイミングを示すレベルデ ータとして選択的に出力することができる。これにより、被試験デバイスのクロ ックの立ち上がりエッジ及び立ち下がりエッジの双方のエッジタイミングで出力 データを取り込むことが可能となり、DDR型デバイスにも対応できるようにな る。

また、このようにクロックの立ち上がりエッジと立ち下がりエッジのレベルデ - タを選択的に出力可能とすることで、例えばDDR型デバイスにおいて立ち下



がりエッジ (又は立ち上がりエッジ) の精度が悪い場合に、立ち上がりエッジ (又は立ち下がりエッジ)のみを用いて出力データを取り込むことも可能となる。

[0012]

そして、本発明の試験装置では、更にディジタルフィルタを備えることにより 、タイムインターポレータで取得されるクロックの位置データを保持,格納し、 例えばシステムクロックのn倍の周波数等の所望のタイミングに補正されたリカ バリクロックとして出力することができる。

第一のタイムインターポレータでは、クロックのエッジタイミングを示すレベ ルデータ及び位置データを取得することができるが、例えば、被試験デバイスが システムクロックのn倍の周波数の内部クロックに従ってデータを出力する場合 、1/nの周波数のシステムクロックのエッジタイミングが得られても、nサイ クルに1回の立ち上がりエッジ又は立ち下がりエッジしか検出できず、他のサイ クルでは信号変化点(立ち上がりエッジ又は立ち下がりエッジ)が検出できず、 その結果、 n 倍の周波数の内部クロックのタイミングエッジは n サイクルに 1 回 しか取得できないことになる。

また、被試験デバイスから出力されるクロック信号はジッタを有しており、取 得されるレベルデータ及び位置データが示すエッジタイミングが、試験データを 取得するためのタイミング信号として適正なタイミングとならない場合もある。

[0013]

そこで、タイムインターポレータで取得される被試験デバイスのシステムクロ ックの位置データをディジタルフィルタに入力、格納することにより、例えばシ ステムクロックのn倍の周波数の内部クロックに対応した周期のエッジタイミン グを示すクロック信号であって、正確かつ適正なタイミングに補正されたリカバ リクロックを出力させることができる。そして、このリカバリクロックを選択信 号として被試験デバイスの出力データを選択するデータ選択回路を備えることで 、タイムインターポレータで取得される出力データの時系列のレベルデータを、 所定の期待値データと比較される被測定データとして選択、出力することができ る。

[0014]


9/

これにより、被試験デバイスから出力される出力データが当該デバイスから出 力されるシステムクロックより高速の内部クロックに基づいて出力される場合に も、また、システムクロックがジッタにより変動した場合にも、所望の周波数で 適正なエッジタイミングを示すリカバリクロックを出力することができる。

このように、本発明に係る半導体試験装置によれば、被試験デバイスのシステ ムクロックの周波数やジッタの影響等に左右されない所望のリカバリクロックを 取得でき、このリカバリクロックを用いて被試験デバイスの出力データを取り込 むことが可能となり、ODR型デバイス等の高速化された半導体デバイスであっ ても、容易かつ確実に正確な試験を実施できるようになる。

[0015]

具体的には、請求項2に記載するように、第一のタイムインターポレータは、 被試験デバイスから出力されるクロックを入力する並列に接続された複数の順序 回路と、一定のタイミング間隔で遅延させたストローブを複数の順序回路に順次 入力し、当該順序回路から時系列のレベルデータを出力させる遅延回路と、複数 の順序回路から出力される時系列のレベルデータの、立ち上がりエッジを示すレ ベルデータ、立ち下がりエッジを示すレベルデータ、又は立ち上がり及び立ち下 がりエッジを示すレベルデータを選択的に出力するエッジセレクタと、エッジセ レクタで選択されるレベルデータを入力し、エッジタイミングを示す位置データ に符号化して出力するエンコーダと、を備え、ディジタルフィルタは、第一のタ イムインターポレータから出力される位置データを順次格納するとともに、格納 された位置データを所定のタイミングで出力する、直列に接続された一又は二以 上のレジスタを備え、このレジスタから出力される一又は二以上の位置データか ら、所定のエッジタイミングを示すリカバリクロックを出力し、第二のタイムイ ンターポレータは、被試験デバイスから出力される出力データを入力する並列に 接続された複数の順序回路と、一定のタイミング間隔で遅延させたストローブを 複数の順序回路に順次入力し、当該順序回路から時系列のレベルデータを出力さ せる遅延回路と、を備え、データ選択回路は、ディジタルフィルタから出力され るリカバリクロックを選択信号として、第二のタイムインターポレータから入力 される時系列のレベルデータのうち、一のデータを選択し、被試験デバイスの被



[0016]

また、請求項3に記載するように、エッジセレクタは、一の順序回路の反転出 力と次段の順序回路の非反転出力を入力する第一のAND回路と、一の順序回路 の非反転出力と次段の順序回路の反転出力を入力する第二のAND回路と、第一 及び第二のAND回路の出力を入力するOR回路と、第一のAND回路,第二の AND回路及びOR回路の出力のいずれかを選択するセレクタとからなる、一又 は二以上のセレクタ回路からなる構成としてある。

[0017]

このような構成からなる本発明の半導体試験装置によれば、エッジセレクタを 含む第一及び第二のタイムインターポレータ、ディジタルフィルタ及びデータ選 択回路を、順序回路や遅延回路, エンコーダ, レジスタ, セレクタ, AND回路 , OR回路等、既存の手段を用いて簡単に構成することができる。これにより、 LSIテスタが複雑化,大型化,高コスト化等することなく、簡易な構成によっ て本発明に係る半導体試験装置を実現することができる。

また、このように順序回路や遅延回路, レジスタで構成される本発明の半導体 試験装置によれば、順序回路やレジスタの数、遅延回路の遅延量を変更すること で、タイムインターポレータ及びディジタルフィルタにおける時系列のレベルデ ータや位置データのビット幅(順序回路,レジスタの数)や分解能(遅延回路の 遅延量)を任意の値に設定することができる。これにより、データレートやジッ 夕幅等に応じて種々の設定が可能となり、あらゆるLSIにも対応できる汎用性 ,利便性の高い半導体試験装置を実現することが可能となる。

なお、タイムインターポレータ及びディジタルフィルタに備えられる順序回路 やレジスタは、フリップ・フロップやラッチ等、既存の回路を用いて簡単に構成 することができる。但し、被試験デバイスからの出力データを一定のタイミング 間隔で取得して時系列のレベルデータとして出力できる限り、また、エッジタイ ミングを示す位置データを保持、格納して所定のタイミングで出力できる限り、 フリップ・フロップやラッチの他、どのような回路構成とすることもできる。

[0018]

そして、本発明の半導体試験装置は、請求項4に記載するように、ディジタル フィルタは、第一のタイムインターポレータから入力される位置データのエッジ の有無を検出し、エッジが検出された場合に、レジスタに格納された位置データ を出力させるエッジ検出回路を備える構成としてある。

[0.0.1.9]

このような構成からなる本発明の半導体試験装置によれば、エッジ検出回路を 備えることで、第一のタイムインターポレータで取得されるクロックの位置デー タのうち、信号変化点を示すエッジが検出された位置データのみを、リカバリク ロックの基準となる位置データとしてレジスタに格納、出力させることができる


例えばODR型デバイスのシステムクロックの場合、出力データのデータレー トの1/8となる。このため、第一のタイムインターポレータで取得されるシス テムクロックの立ち上がり又は立ち下がりエッジの位置データのみでは、出力デ ータの立ち上がり及び立ち下がりエッジの8回に1回分しか信号変化点(立上が りエッジ及び立下がりエッジ)が検出されないことになり、8倍のデータレート で出力される出力データを取得することができない。

[0020]

そこで、本発明では、取得される位置データのエッジの有無を検出するエッジ 検出回路を備え、エッジが検出された位置データをレジスタに格納し、この位置 データに基づいて内部クロックの周波数タイミングでリカバリクロックを出力す るようにしてある。これによって、被試験デバイスのシステムクロックのエッジ タイミングを所定の周波数で出力し、被試験デバイスの出力データのデータレー トに対応したリカバリクロックを出力することができる。

また、このようにエッジが検出されたシステムクロックの位置データに基づい てリカバリクロックを出力することで、例えば、取得された位置データの平均値 を求めてリカバリクロックとして出力する場合にも、実際のシステムクロックの エッジタイミングを反映した正確なタイミングを示すリカバリクロックを出力す ることができ、より正確で信頼性の高い半導体試験を実施できる。

[0021]



[0022]


このような構成からなる本発明の半導体試験装置によれば、第一のタイムイン ターポレータで取得されるクロックの位置データの信号変化点を示すエッジが検 出されない場合に、レジスタに既に格納されている前サイクルのクロックの位置 データを所定のタイミングで出力させることができ、この前サイクルの位置デー タに基づいてリカバリクロックを出力することができる。

第一のタイムインターポレータから出力されるクロックの位置データのうち、 上述した請求項4のように、エッジが検出された位置データのみをレジスタに格 納してリカバリクロックの基準とすることもできるが、例えばジッタの影響等に より位置データのエッジが検出されない場合などに、取得できる位置データが少 なくなったり、位置データを取得できる周期も一定とならないことがある。この ため、例えば複数の位置データの平均値を求めてリカバリクロックを出力する場 合に、正確なリカバリクロックを出力させるためにレジスタを多数備える必要が 生じる。そこで、本発明では、取得される位置データのエッジが検出されない場 合には、既に前サイクルで格納されているエッジが検出された位置データをレジ スタから出力させ、その位置データに基づいてリカバリクロックを出力すること ができるようにしてある。

これにより、実際に取得される位置データのエッジタイミングを反映しつつ、 位置データの取得周期を一定とし、レジスタの設置数の最適化を図ることができ 、テスタ構成が複雑化,大型化,高コスト化等することなく、簡易な構成で、信 頼性の高い半導体試験装置を実現できる。

[0023]

なお、第一のタイムインターポレータのクロックの位置データのエッジが検出。 されない場合に、レジスタに格納されている前サイクルの位置データをリカバリ クロックの基準として出力させるか否かは切替可能に構成できる。これにより、 例えば被試験デバイスのクロックの実際のエッジタイミングのみを用いることで



[0024]

また、請求項6に記載するように、レジスタが二以上備えられる場合に、ディ ジタルフィルタは、二以上のレジスタからそれぞれ出力される位置データを入力 し、各位置データが示すエッジタイミングの平均値を算出し、当該平均値を前記 リカバリクロックとして出力する平均値算出回路を備える構成としてある。

[0025]


このような構成からなる本発明の半導体試験装置によれば、ディジタルフィル タに複数のレジスタと、各レジスタの位置データを入力する平均値算出回路を備 えることで、タイムインターポレータから出力される位置データを複数のレジス タに格納し、この複数の位置データの平均値を算出してリカバリクロックとして 出力できる。これにより、複数の位置データが示すエッジタイミングの平均値を 本発明に係るリカバリクロックとして用いることができ、各被試験デバイスの実 際のシステムクロックのエッジタイミングを反映した正確かつ適正なタイミング 信号とすることが可能となり、クロックのエッジが検出されない場合や、ジッタ によりエッジタイミングが変動した場合にも、被試験デバイスのクロックのエッ ジタイミングを正確に示すリカバリクロックを取得することができる。

[0026]

また、請求項7に記載するように、ディジタルフィルタは、二以上のレジスタ のうち一のレジスタから出力される位置データと、平均値算出回路から出力され る平均値のいずれか一方を選択してリカバリクロックとして出力する平均値切替 スイッチを備える構成としてある。

[0027]

このような構成からなる本発明の半導体試験装置によれば、平均値切替スイッ チを備えることで、ディジタルフィルタから出力されるリカバリクロックとして



これにより、例えば、被試験デバイスのシステムクロックのジッタによるタイ ミング変動を考慮した機能試験を行うような場合には、複数のレジスタの平均値 をリカバリクロックとして出力し、ジッタによるタイミング変動に拘わらず、被 試験デバイスのシステムクロックや出力データ自体を検査するロジック試験を行 うような場合には、複数のレジスタのうち、一のレジスタから出力される位置デ ータをリカバリクロックとして使用するというように、試験内容等に応じてリカ バリクロックを選択的に使い分けることが可能となり、より汎用性、拡張性に優 れた半導体試験装置を実現することができる。


[0028]

また、請求項8に記載するように、ディジタルフィルタは、レジスタから出力 される位置データに所定の補正値を加算し、当該位置データが示すエッジタイミ ングを補正してリカバリクロックとして出力するタイミング補正回路を備える構 成としてある。

[0029]

このような構成からなる本発明の半導体試験装置によれば、タイミング補正回 路を備えることにより、一のレジスタから出力される位置データや、二以上のレ ジスタから出力される位置データの平均値に対して、セットアップタイムやホー ルドタイム等を加味した設定値(補正値)を加算し、適正なエッジタイミングに 補正されたリカバリクロックを出力させることができる。

一般に、出力データをクロック信号により安定的に取得するためには、クロッ クに対する出力データのセットアップタイム(又はホールドタイム)を考慮する 必要がある。そこで、本発明では、ディジタルフィルタのレジスタから出力され る位置データに対して、セットアップタイムやホールドタイムの設定値を加算す るタイミング補正回路を備えることにより、出力データのセットアップタイムや ホールドタイムを加味して適正なエッジタイミングに補正されたリカバリクロッ クを出力できるようにしてある。これにより、タイムインターポレータから出力 される時系列のレベルデータを、より適正なタイミングに補正されたリカバリク



[0030]

さらに、請求項9に記載するように、本発明の半導体試験装置では、ディジタ ルフィルタから出力されるリカバリクロックを複数入力し、各リカバリクロック の示すエッジタイミングの位相差を検出して、被試験デバイスのクロックのジッ タを取得するジッタ検出回路を備える構成としてある。

[0031]

このような構成からなる本発明の半導体試験装置によれば、複数のリカバリク ロックを入力するジッタ検出回路を備えることにより、各リカバリクロックのエ ッジタイミングを示す位置データを減算処理することで、リカバリクロック間の 位相差を検出することができる。また、この位相差の分布を取得し、位相差のば らつきや広がりを示す分布データとして出力することができる。リカバリクロッ クの位相差は、被試験デバイスのシステムクロックのジッタを示すものであり、 リカバリクロックの位相差とその分布データを取得することにより、被試験デバ イスのクロック及び出力データジッタ解析を行うことが可能となる。

これにより、本発明では、例えば、オシロスコープ等の操作による誤差や測定 作業の困難性等、既存のジッタ測定器を用いる場合のような問題が生じることな く、容易かつ正確、確実に、精度の高い被試験デバイスの出力データ及びクロッ クのジッタ解析を行うことができる。

[0032]


【発明の実施の形態】

以下、本発明に係る半導体試験装置の好ましい実施形態について、図面を参照 しつつ説明する。

[第一実施形態]

まず、図1〜図6を参照して、本発明に係る半導体試験装置の第一実施形態に ついて説明する。

図1は、本発明の第一実施形態に係る半導体試験装置の構成を示すブロック図 である。同図に示すように、本実施形態に係る半導体試験装置は、被試験デバイ



[0033]

被試験デバイス1は、図示しないパターン発生器等から信号が入力されることにより所定の出力データを出力するとともに、クロック信号(システムクロック)を出力するようになっている。

このようにLSI自体からクロックが出力されるものとして、例えば上述した「RapidIO」(登録商標)や「HyperTranport」(登録商標)等を使用したLSIや、バス・システムをPCIバスから「RapidIO」に変換するためのブリッジLSI等があり、本実施形態の試験装置では、このようなデバイスの試験が行えるようになっている。

[0034]

そして、本実施形態の被試験デバイス1は、図9で示したデバイスのように、 PLL回路等によってシステムクロックのn倍の周波数の内部クロックが生成され、システムクロックよりも高速な内部クロックのタイミングでデータ出力が行われるデバイスを構成するようになっている。

この種のデバイスとしては、例えばODR型のデバイスがある。ODR型デバイスは、システムクロックの4倍の内部クロックが生成され、更にこの内部クロックの立ち上がりと立ち下がりの両エッジに同期してデータが出力される(DDR:Double Data Rate)ことで、システムクロックの8倍のデータレートのデータ出力が実現されるようになっている。本実施形態の半導体試験装置では、このようなODR型デバイスについても正確な試験が行えるようになっている。

[0035]

LSIテスタ10は、被試験デバイス1から出力されるクロック及び出力データを各チャンネル(各ソースシンクロナス回路)に入力することで、被試験デバイス1のシステムクロックから所望の周波数で、かつ、適正なエッジタイミングを示すリカバリクロックを取り出し、当該リカバリクロックが示すタイミングで

出力データを取得して、被測定データとして出力できるようにしたものである。

具体的には、LSIテスタ10は、図1に示すように、被試験デバイス1から 出力されるクロック信号を入力するクロック側のソースシンクロナス回路(クロ ックリカバリ回路) 10 a を備えるとともに、被試験デバイス 1 から出力される 出力データを入力するデータ側のソースシンクロナス回路10b,10c... 10 n (図示せず) を備えている。

各ソースシンクロナス回路10a,10b,10c...は、クロック側にデ ィジタルフィルタ40が備えられることを除いて同様の構成となっており、被試 験デバイス1から出力されるクロック又は出力データを、それぞれ一定のタイミ ング間隔を有する複数のストローブで取得して、時系列のレベルデータとして出 力するとともに、当該時系列のレベルデータを用いて被試験デバイス1のクロッ クのエッジタイミングで出力データを選択、取得できるようになっている。

[0036]


各ソースシンクロナス回路10a,10b,10c...は、被試験デバイス 1から出力される各クロック及び出力データについてパーピン対応となっており 、それぞれほぼ同一構成の回路が一つずつ割り当てられるようになっている。

本実施形態では、図1に示すように、被試験デバイス1のクロック側に一つの ソースシンクロナス回路10aが備えられるとともに、被試験デバイス1の出力 データ側に1~n個のソースシンクロナス回路10b,10c...が備えられ ている。クロック側のソースシンクロナス回路10aは、データ側のソースシン クロナス回路10b、10c...と異なり、ディジタルフィルタ40を備えた クロックリカバリ回路を構成している。

そして、各ソースシンクロナス回路10a、10b、10c...が、タイム インターポレータ・バス50を介して相互に接続されており、後述するように、 タイムインターポレータ・バス50の制御により、所定のチャンネル(ソースシ ンクロナス回路)間で信号の入出力が行われるようになっている。

[0037]

各ソースシンクロナス回路は、図1に示すように、クロック側、出力側とも、 それぞれがほぼ同一の構成となっており、具体的には、レベルコンパレータ11



レベルコンパレータ11は、従来のLSIテスタの場合と同様、被試験デバイ ス1からの出力信号(クロック又は出力データ)を入力し、所定の比較電圧とレ ベル比較して、タイムインターポレータ20に信号を出力する。

パターン比較器12は、後述するタイムインターポレータ20及びディジタル フィルタ40を介してセレクタ30で選択された被試験デバイス1の出力データ を所定の期待値と比較し、試験結果を出力する。

[0038]

タイムインターポレータ20は、被試験デバイス1から出力されるクロック又 は出力データを一定のタイミング間隔を有する複数のストローブによって取得し 、時系列のレベルデータとして出力する。

具体的には、タイムインターポレータ20は、複数の順序回路となるフリップ ·フロップ21a~21nと、遅延回路22, エッジセレクタ23及びエンコー ダ28を備えている。


複数のフリップ・フロップ21a~21nは、本実施形態では並列に接続され たD型フリップ・フロップ群からなり、それぞれレベルコンパレータ11を介し て被試験デバイスから出力される出力信号(クロック又は出力データ)を、入力 データとして入力する。そして、遅延回路22を介して入力されるストローブを クロック信号として、所定のタイミングで入力されたデータを出力する。

なお、複数のフリップ・フロップ21a~21nの一番目のフリップ・フロッ プ21aは初期値用で、後述するセレクタ30には二番目以降のフリップ・フロ ップ21b~21nの出力データが入力される。

[0039]

ここで、各タイムインターポレータ20に備えられる複数の順序回路としては 、本実施形態のフリップ・フロップ21a~21n以外の順序回路、例えば、ラ ッチによって構成することもできる。

このようにタイムインターポレータ20の順序回路としてラッチを備えるよう にしても、本実施形態の場合と同様の効果を奏することができる。



また、タイムインターポレータ20に備えられる順序回路は、被試験デバイス 1からのクロック及び出力データを一定のタイミング間隔で取得し、時系列のレ ベルデータとして出力できる限り、本実施形態で示したフリップ・フロップ21 a~21 nやラッチの他、どのような回路構成であっても良い。

[0040]

遅延回路22は、一定のタイミング間隔で遅延させたストローブを複数のフリ ップ・フロップ21a~21nのクロック端子に順次入力し、当該フリップ・フ ロップ21a~21nから時系列のレベルデータを出力させる。

ここで、複数のフリップ・フロップ21a~21nの数及び遅延回路22の遅 延量は任意に設定、変更することができ、タイムインターポレータ20で取得さ れる時系列のレベルデータのビット幅(順序回路の数)や分解能(遅延回路の遅 延量)を所望の値に設定することができる。

これにより、試験対象となる被試験デバイス1のデータレートやジッタ幅等に 応じて、取得される時系列のレベルデータを種々に設定でき、どのようなLSI にも対応が可能となっている。

[0041]

また、フリップ・フロップ21a~21nに入力されるストローブは任意のタ イミング、周波数に設定でき、クロック側と出力データ側とで入力のタイミング や遅延量を異ならせることもできる。本実施形態では、各LSIテスタ10ごと に異なるタイミング発生器等を備えることにより、クロック側と出力データ側と で、それぞれ独立してストローブを入力できるようにしてある(図1に示すSTRB 参照)。これにより、被試験デバイス1から出力されるクロックと出力データの 位相差に応じて適切なタイミングに調節することが可能となる。被試験デバイス 1から出力されるクロックと出力データは、位相が常に一致しているとは限らず 、例えば、セットアップタイムがマイナスとなることも、プラスとなることもあ る。従って、そのような場合に、ストローブのタイミングをクロック側と出力デ ータ側とでそれぞれ異ならせることにより、位相差のあるクロックと出力データ に適切なタイミングでストローブが出力されるように調節することができる。

[0042]

エッジセレクタ23は、フリップ・フロップ21a~21nから出力される時 系列のレベルデータを入力して、当該レベルデータの、立ち上がりエッジを示す レベルデータ、立ち下がりエッジを示すレベルデータ、又は立ち上がりエッジ及 び立ち下がりエッジを示すレベルデータを選択的に出力するようになっている。

具体的には、本実施形態のエッジセレクタ23は、二個のAND回路24,2 5と、一個のOR回路26、及び一個のセレクタ27からなるセレクタ回路群が 、フリップ・フロップ21a~21nの出力に対応して複数備えられている。

[0043]

第一のAND回路24(24a~24n)は、図1に示すように、複数のフリ ップ・フロップ21a~21nのうちの一のフリップ・フロップ (例えば21a) の反転出力と次段のフリップ・フロップ(例えば21b)の非反転出力を入力 するAND回路である。この第一のAND回路24の出力が、クロックの立ち上 がりエッジを示すSDR用のレベルデータとして選択される(SDR:Rise Edg eモード)。

第二のAND回路25 (25a~25n) は、図1に示すように、複数のフリ ップ・フロップ21a~21nのうちの一のフリップ・フロップ (例えば21a) の非反転出力と次段のフリップ・フロップ(例えば21b)の反転出力を入力 するAND回路である。この第二のAND回路25の出力が、クロックの立ち下 がりエッジを示すSDR用のレベルデータとして選択される(SDR:Fall Edg eモード)。

OR回路26(26a~26n)は、図1に示すように、第一及び第二のAN D回路24,25の出力を入力するOR回路である。このOR回路26の出力が 、クロックの立ち上がり及び立ち下がりの双方のエッジを示すDDR用のレベル データとして選択される(DDR:Both Edgeモード)。

[0044]

セレクタ27 (27a~27n) は、図1に示すように、第一のAND回路2 4, 第二のAND回路25及びOR回路26の各出力を入力し、エッジセレクト 信号の切替によりいずれかを選択、出力するマルチプレクサ等からなる選択回路 である。

このようなエッジセレクタ23を備えることにより、フリップ・フロップ21 $a \sim 21$ nを介して複数のストローブで取得される時系列のレベルデータが入力されると、セレクタ27a~27nの選択により、①第一のAND回路24の出力(立ち上がりエッジのみ;SDR:Rise Edgeモード)、②第二のAND回路25の出力(立ち下がりエッジのみ;SDR:Fall Edgeモード)、③OR回路26の出力(立ち上がり及び立ち下がり双方のエッジ;DDR:Both Edgeモード)のいずれかのモードが選択されて出力され、選択されたレベルデータが示すエッジタイミングが次段のエンコーダ28で符号化される。

[0045]

なお、エッジセレクタ 2 3 を構成する複数のセレクタ回路群は、複数のフリップ・フロップ 2 1 a ~ 2 1 n の出力のうち、一のフリップ・フロップと次段のフリップ・フロップの出力を入力するようになっているので、セレクタ 2 7 a ~ 2 7 n で選択されて出力されるレベルデータは、フリップ・フロップ 2 1 a ~ 2 1 n から出力されるレベルデータより 1 ビット分少ないデータとなる。例えば、5 個のフリップ・フロップ 2 1 a ~ 2 1 e から 5 ビット分のレベルデータが出力される場合、エッジセレクタ 2 3 で選択,出力されるレベルデータは 4 個のセレクタ 2 7 a ~ 2 7 d を介して出力される 4 ビットのデータとなる。

従って、エッジセレクタ 2 3 に備えられる各回路、すなわち、第一のAND回路 2 4 a \sim 2 4 n,第二のAND回路 2 5 a \sim 2 5 n,OR回路 2 6 a \sim 2 6 n,セレクタ 2 7 a \sim 2 7 n の数は、それぞれ、フリップ・フロップ 2 1 a \sim 2 1 n よりも一つ少ない数($1\sim$ n \sim 1 個)となる。

[0046]

エンコーダ28は、エッジセレクタ23の複数のセレクタ27a~27nから出力される時系列のレベルデータを入力し、当該レベルデータを符号化して出力するようになっている。具体的には、エンコーダ28には、フリップ・フロップ21a~21nから一定間隔で順次出力されるデータが、エッジセレクタ23の各セレクタ27a~27nを介して順次入力され、すべてのデータが揃ったタイミングでエンコーディングを行い、その結果が出力される。

これにより、フリップ・フロップ21a~21nから出力された時系列のレベ

ルデータが、エッジセレクタ23を経由して選択され、選択されたレベルデータ が符号化された位置データとして出力されることになる。

[0047]

本実施形態では、クロック側のソースシンクロナス回路10aのエンコーダ2 8で符号化される位置データが、ディジタルフィルタ40に入力されることで、 被試験デバイス1のシステムロックのエッジタイミングを示すリカバリクロック が取得されるようになっている。

そして、出力データ側のソースシンクロナス回路10b,10c...では、フ リップ・フロップ $21a\sim21n$ から出力される時系列のレベルデータは、セレ クタ30に入力データとしてそのまま入力されるようになっており、この出力デ ータ側のセレクタ30に入力されたレベルデータのうち、一のデータが、ディジ タルフィルタ40から出力されるリカバリクロックによって選択され、選択され た一のデータが被試験デバイス1の被測定データとして出力されることになる。


なお、出力データ側のソースシンクロナス回路10b, 10c...では、本 実施形態ではエッジセレクタ23とエンコーダ28は使用されない(図1参照) 。従って、出力データ側のタイムインターポレータ20については、エッジセレ クタ23及びエンコーダ28を省略することができる。

[0048]

セレクタ30は、複数のフリップ・フロップ21a~21nから出力される時 系列のレベルデータを入力データとして入力するとともに、ディジタルフィルタ 40から出力されるリカバリクロック、又はエンコーダ28から出力される位置 データを選択信号として入力する選択回路である。そして、リカバリクロック(又はエンコーダ28の位置データ)が示すエッジタイミング、すなわち、被試験 デバイス1のシステムクロックのエッジタイミングで、当該システムクロックの より高速の内部クロックの周波数タイミングで、被試験デバイス1の出力データ を選択し、当該被試験デバイス1の被測定データとして取得するようになってい る。

[0049]

具体的には、セレクタ30は、マルチプレクサ等からなり、データ入力側に複



そして、出力データ側のセレクタ30には、出力データ側のフリップ・フロッ プ21a~21nから出力される時系列のレベルデータが、入力データとしてエ ッジセレクタ23及びエンコーダ28を介さず直接入力されるとともに、タイム インターポレータ・バス50の制御により、クロック側のディジタルフィルタ4 0で取得されるリカバリクロックか、又はクロック側のエンコーダ28で取得さ れる位置データが選択信号として選択的に入力される。

[0050]


これにより、出力データ側のセレクタ30では、出力データ側タイムインター ポレータ20のフリップ・フロップ21a~21nから出力される時系列のレベ ルデータが、ディジタルフィルタ40からのリカバリクロック、又はエンコーダ 28からの位置データを選択信号として、一のデータが選択されることになる。 そして、このセレクタ30で選択された被試験デバイス1の出力データが、パ ターン比較器12に出力され、パターン比較器12で所定の期待値と比較され、 試験結果が出力されることになる。

このセレクタ30の選択信号の切替は、後述するディジタルフィルタ40の切 替スイッチ47によって行われる。

[0051]

一方、クロック側のセレクタ30には、クロック側のフリップ・フロップ21 a~21nから出力される時系列のレベルデータが、入力データとしてエッジセ レクタ23及びエンコーダ28を介さず直接入力されるとともに、上述したディ ジタルフィルタ40の切替スイッチ47の制御により、クロック側のエンコーダ 28で取得される位置データ、又はクロック側のディジタルフィルタ40で取得 されるリカバリクロックが選択信号として選択的に入力される。

これにより、クロック側のセレクタ30では、被試験デバイス1のシステムク ロックがデータとして選択されることになり、クロック側タイムインターポレー タ20のフリップ・フロップ21a~21nから出力される時系列のレベルデー



[0052]

ここで、クロック側及び出力データ側の各セレクタ30は、タイムインターポレータ・バス50の制御により、入力される選択信号が切り換えられるようになっており、所望のセレクタ30が使用できるようになっている。

具体的には、出力データ側のセレクタ30を使用して、被試験デバイス1の出力データを期待値と比較する場合には、タイムインターポレータ・バス50を介して、ディジタルフィルタ40のリカバリクロック、又はクロック側のエンコーダ28からの信号が、選択信号として出力側のセレクタ30に入力される。この場合、クロック側のセレクタ30(及びパターン比較器12)は使用されないことになる。

[0053]

一方、クロック側のセレクタ30を使用して、被試験デバイス1のクロックを期待値と比較する場合には、タイムインターポレータ・バス50の制御により、ディジタルフィルタ40のリカバリクロック、又はクロック側のエンコーダ28からの信号は出力側のセレクタ30に入力されない。この場合には、出力データ側のセレクタ30(及びパターン比較器12)は使用されないことになる。

このように、本実施形態では、クロック側及び出力データ側の各セレクタ30は、試験内容等に応じてタイムインターポレータ20からの出力信号が選択的に入力されるようになっている。その結果、試験内容等によっては、セレクタ30は、クロック側又は出力データ側のソースシンクロナス回路の少なくとも一方に備えられれば良く、クロック側又は出力データ側のいずれかのセレクタ30を省略することも可能となる。



[0054]

ディジタルフィルタ40は、クロック側のソースシンクロナス回路10aに備えられ、クロック側のタイムインターポレータ20のエンコーダ28から出力されるクロックの位置データを入力,保持し、一又は二以上の位置データから、所定のエッジタイミングを示すリカバリクロックを出力する。具体的には、ディジタルフィルタ40は、複数のレジスタ41(41a~41n)と、エッジ検出回路42,エッジ切替スイッチ43,平均値算出回路44,平均値切替スイッチ45,タイミング補正回路46及びモード切替スイッチを備えている。

[0055]

複数のレジスタ41 a~41 n は、図1に示すように、直列に接続された所定数 (1~n) のレジスタ群からなり、クロック側のタイムインターポレータ20 のエンコーダ28から出力される位置データを順次格納するとともに、格納された位置データを所定のタイミングで出力する。例えばエンコーダ28が3ビットの位置データを出力する場合には、各レジスタ41 a~41 n は3ビットの位置データを入力、格納するとともに、所定のトリガ信号が入力されることで、格納している3ビットの位置データを出力するようになっている。

より具体的には、レジスタ41a~41nは、まず、エンコーダ28n位置データが最前段のレジスタ41aに入力、格納され、この位置データが所定のタイミングで出力されて、直列に接続された次段のレジスタ41b~41nに順次入力される。最後段のレジスタnから出力される位置データは、後述する平均値算出回路44iに入力される。

[0056]

また、各レジスタ41a~41nから出力される位置データは、次段のレジスタに入力されると同時に、それぞれ、平均値算出回路44にも入力されるようになっている。これによって、平均値算出回路44において、各レジスタ41a~41nの位置データが示すエッジタイミングの平均値が算出されることになる。

さらに、最前段のレジスタ41aから出力される位置データは、後述する平均 値切替スイッチ45にも入力されるようになっている。これによって、平均値算 出回路44から出力される位置データの平均値と、最前段のレジスタ41aから



出力される位置データの、いずれか一方の位置データが選択されるようになって いる。

[0057]

なお、本実施形態に係るレジスタ41 a \sim 41 n の数は、任意に設定、変更することができ、レジスタ41 a \sim 41 n の数に応じて取得できる位置データの数、位置データの平均値の分解能を調整することができる。

すなわち、レジスタ41a~41nは、タイムインターポレータから出力される位置データを入力する少なくとも一つのレジスタ41aを備えていれば良く、 試験対象となる被試験デバイス1のデータレートやジッタ幅等に応じて最適な数とすることができる。


そして、このレジスタ41 $a\sim41$ nに所定のタイミングでストローブが入力され、位置データが任意のタイミングで出力されることになる。

[0058]

エッジ検出回路 42 は、タイムインターポレータ 20 のエンコーダ 28 から入力される位置データのエッジの有無を検出する。そして、エッジが検出された場合に、最前段のレジスタ 41 a にエッジが検出された位置データを格納するとともに、各レジスタ 41 a ~ 41 n に既に格納されている位置データを出力させるようになっている。

タイムインターポレータ20で取得されるクロックの位置データは、クロックの周波数に応じて一定周期で信号変化点(立上がりエッジ又は立下がりエッジ)が検出される。従って、各レジスタ41a~41nにおいてクロック周期より高速のストローブで位置データが取得されると、信号変化点(立上がりエッジ又は立下がりエッジ)が存在しないデータも取得されることになり、その場合には、位置データにはエッジタイミングが示されないことになる。このため、このような位置データをレジスタ41a~41nに格納したとしても、その位置データからはクロックのエッジタイミングエッジは取得できないことになる。

そこで、本実施形態では、エンコーダ28で取得される位置データのエッジの有無を検出するエッジ検出回路42を備えることにより、エッジが検出された位置データのみをレジスタ41a~41nに順次格納,出力させ、この位置データ



[0059]

具体的には、エッジ検出回路42は、エンコーダ28からの位置データを入力し、当該位置データのエッジの有無を検出する。そして、位置データのエッジが検出された場合には、最前段のレジスタ41aにイネーブル信号を出力して(図1に示す「E」)、最前段のレジスタ41aをデータ入力可能状態にする。これによって、最前段のレジスタ41aには、エッジが検出された位置データが格納されることになる。一方、位置データのエッジが検出されない場合には、エッジ検出回路42はイネーブル信号を出力しない。従って、位置データのエッジが検出されない場合、最前段のレジスタ41aは入力不能状態となり、エッジが検出されなかった位置データはレジスタ41aに格納されない。


そして、エッジ検出回路42は、さらに、イネーブル信号をパルサ42a(図2に示す「P」)に入力し、各レジスタ41a~41nに入力するトリガ信号に変換し、このトリガ信号を各レジスタ41a~41nに入力して、各レジスタ41a~41nに入力して、各レジスタ41a~41nに格納されている位置データを所定のタイミングで出力させる。

[0060]

これにより、タイムインターポレータ 20 で取得された位置データのうち、信号変化点を示すエッジが検出された位置データのみが、リカバリクロックの基準となる位置データとしてレジスタ $41a\sim41n$ に格納され、出力されることになる。そして、位置データのエッジが検出されなかった場合には、それ以降のサイクルで位置データのエッジが検出されることにより、各レジスタ $41a\sim41n$ に格納された位置データが出力されることになる。

このようなエッジ検出回路42を備えることで、被試験デバイス1のシステム クロックのエッジが検出されない場合にも、既に格納されている位置データに基 づいてリカバリクロックを取得することができ、システムクロックの周波数より 高速なタイミングでデータを取得する場合にも、正確なリカバリクロックを安定 的に出力させることができる。

また、このようにエッジ検出回路 4 2 を設けてエッジが検出された位置データ のみに基づいてリカバリクロックを出力させることで、後述する平均値算出回路



[0061]


エッジ切替スイッチ43は、エッジ検出回路42に接続され、エッジ検出回路42のパルサ42aを介して各レジスタ41a~41nに入力されるトリガ信号と、タイムインターポレータ20の遅延回路22から出力されるストローブとを選択的に切り替える切替え手段である。

上述したエッジ検出回路 4 2 の制御によりエッジが検出された位置データのみをレジスタに格納してリカバリクロックの基準とした場合、クロック周波数に応じて位置データのエッジが検出されない場合があり、取得できる位置データが少なくなることがある。そこで、本実施形態では、信号切替え手段となるエッジ切替スイッチ 4 3 を設けて、レジスタ 4 1 a ~ 4 1 n に所定のタイミングで出力されるストローブを入力できるようにしてあり、取得される位置データのエッジの有無に拘わらず、所定の位置データを順次出力してリカバリクロックを取得できるようにしてある。

[0062]

具体的には、エッジ切替スイッチ43は、レジスタ41a~41nに格納されている位置データを出力させるタイミング信号(トリガ信号)として、上述したエッジ検出回路42のパルサ42aから出力されるトリガ信号を入力するモード(図2に示す①Edge Sync Mode)と、タイムインターポレータ20の遅延回路22から出力されるストローブを入力するモード(同じく②Continuously Mode)とを切り替えるようになっている。

[0063]



[0064]

このように、本実施形態では、エッジ切替スイッチ43を備えることで、タイムインターポレータ20からの位置データのエッジが検出されない場合に、リカバリクロックの基準となるレジスタ41から位置データを出力させないか(①Edge Sync Mode)、レジスタに格納されている前サイクルの位置データを出力させるか(②Continuously Mode)を選択することができる。これにより、例えば、被試験デバイスのシステムクロックの実際のエッジタイミングのみを用いることで、より厳密な機能試験やジッタ解析等を行う場合には、エッジが検出された位置データのみを選択し(①Edge Sync Mode)、一定周期の平均値から被試験デバイスの出力データやクロックデータを検査するロジック試験を行う場合には、既に格納されている前サイクルの位置データも使用する(②Continuously Mode)というように、試験内容等に応じて位置データを選択的に採用できる。

[0065]

平均値算出回路 4 4 は、複数の各レジスタ 4 1 a ~ 4 1 n からそれぞれ出力される位置データを入力し、各位置データが示すエッジタイミングの平均値を算出し、当該平均値をリカバリクロックとして出力する。具体的には、平均値算出回路 4 4 は、レジスタ 4 1 a ~ 4 1 n から出力される位置データを入力し、全位置データを加算する加算回路 4 4 a と、この加算回路 4 4 a の加算結果をレジスタ



数(n)で除算する除算回路44bとを備えている。

このような平均値算出回路44を備えることで、各レジスタ41a~41nに格納された複数の位置データの平均値を算出して、その平均値をリカバリクロックとして出力することができる。これによって、リカバリクロックを、各被試験デバイスの実際のクロックのエッジタイミングを反映した正確かつ適正なタイミング信号とすることができ、クロックのエッジが検出されない場合や、ジッタによりエッジタイミングが変動した場合にも、平均値に基づくより正確なリカバリクロックを取得することが可能となる。

[0066]

平均値切替スイッチ45は、平均値算出回路44から出力される平均値と、複数のレジスタ41のうち一のレジスタから出力される位置データのいずれか一方を選択して、リカバリクロックとして出力する切替え手段である。

具体的には、本実施形態では、平均値切替スイッチ45が平均値算出回路44の出力側と、最前段のレジスタ41aの出力側に選択的に接続されるようになっており、上述した複数の位置データの平均値を出力するか(図2に示す①Smoothing Mode)、最前段のレジスタ41aから出力される位置データ、すなわち、現在のテストサイクルで取得された位置データを出力するか(同じく②Sampling Mode)を切り替えできるようになっている。

[0067]

これにより、ディジタルフィルタ40から出力されるリカバリクロックとして、特定のレジスタ(本実施形態では最前段のレジスタ41a)から出力される位置データと、複数のレジスタの位置データの平均値とを、選択的に出力させることができ、試験内容等に応じてリカバリクロックを選択的に使い分けることが可能となる。例えば、被試験デバイスのシステムクロックについてジッタによるタイミング変動を考慮した機能試験を行うような場合には複数のレジスタの平均値をリカバリクロックとして出力し(①Smoothing Mode)、ジッタによるタイミング変動に拘わらず、被試験デバイスのクロックデータ自体を検査するロジック試験を行うような場合には、複数のレジスタのうち、一のレジスタ(最前段のレジスタ41a)から出力される位置データをリカバリクロックとして使用する(②

Sampling Mode)等の使い分けができるようになる。

[0068]

タイミング補正回路46は、平均値切替スイッチ45を経て出力される位置デ タに所定の補正値を加算し、当該位置データが示すエッジタイミングを補正し てリカバリクロックとして出力する。具体的には、タイミング補正回路46は、 図1に示すように、平均値切替スイッチ45の出力側に接続されており、平均値 切替スイッチ45から出力される位置データに対して、補正値レジスタ (Tsd Th d Reg) 46aに格納されている所定の補正値を加算するようになっている。

このタイミング補正回路46から出力される位置データが、ディジタルフィル タ40から最終的に出力されるリカバリクロックとなる。


[0069]

補正値レジスタ46aに格納される補正値は、本実施形態では、被試験デバイ ス1の出力データのセットアップタイム及びホールドタイムを設定する設定値と なっている。一般に、出力データをクロック信号により安定的に取得するために は、クロックに対する出力データのセットアップタイム及びホールドタイムを考 慮する必要がある。そこで、本実施形態では、補正値レジスタ46aにセットア ップタイム及びホールドタイムの設定値を示す補正値を格納し、一のレジスタ(最前段のレジスタ41a)から出力される位置データや、全レジスタ41a~4 1 nの位置データの平均値に対して、タイミング補正回路46でセットアップタ イムやホールドタイムの設定値を加算できるようにしてある。

[0070]

ここで、セットアップタイムやホールドタイムの設定値は、タイムインターポ レータ20で取得されるレベルデータの分解能に応じて設定することができる。

例えば、被試験デバイス1のクロックが、8ビットのストローブで取得される 場合、その8ビットのストローブの範囲で、任意のビット数分だけ位置データの エッジタイミングをずらす値として設定することができる。具体的には、設定値 として "0" や "+1"、 "-2" 等と設定でき、このような設定値により、位 置データのエッジタイミングを、例えば8ビットのストローブの範囲で、1ビッ ト分遅らせる、2ビット分早める等の補正することができるようになる。これに



このタイミング補正回路 4 6 から出力されるリカバリクロックが、選択信号としてセレクタ 3 0 に入力されることになり、タイムインターポレータ 2 0 から出力される時系列のレベルデータを、適正なタイミングに補正されたリカバリクロックによって取得できることになる。

[0071]

モード切替スイッチ47は、クロック側のエンコーダ28から出力される位置 データと、ディジタルフィルタ40のタイミング補正回路46から出力されるリ カバリクロックのいずれか一方を選択して、クロック側及び出力データ側のセレ クタ30に選択信号として出力する切替え手段である。

具体的には、本実施形態では、モード切替スイッチ47がクロック側のエンコーダ28の出力側と、ディジタルフィルタ40のタイミング補正回路46の出力側に選択的に接続されるようになっており、エンコーダ28の位置データを取得するか(図1に示す①Direct Edge)、ディジタルフィルタ40で得られるリカバリクロックを取得するか(同じく②Hold Edge)を切り替えできるようになっている。このモード切替スイッチ47の切替により、例えば、通常のSDR型デバイスのようにデバイスのシステムクロックのタイミングで出力データが出力されるデバイスの場合には①Direct Edgeを選択し、ODR型デバイスのようにデバイスのシステムクロックより高速の内部クロックのデータレートで出力データが出力されるデバイスを試験する場合には②Hold Edgeを選択することができる

[0072]

なお、以上のようなディジタルフィルタ40は、本実施形態では、クロック側のソースシンクロナス回路10aにのみ備えられ、データ側のソースシンクロナス回路10b,10c...には備えられていない。但し、ディジタルフィルタ40を出力データ側のソースシンクロナス回路10b,10c...に備えることもできる。このようにすると、クロック側と出力データ側のソースシンクロナス回路を、まったく同一の構成とすることができ、例えばLSIテスタにパーピ

ン対応の複数のソースシンクロナス回路をすべて同一構成にすることができ、各 ソースシンクロナス回路の任意のチャンネルに被試験デバイスのクロックや出力 データを割り付けることが可能となり、割付け作業を容易かつ効率的に行え、ま た、データピンとクロックピンを任意に入れ替えて設定できるようになる。

また、出力データ側のソースシンクロナス回路10b, 10c... にもディ ジタルフィルタ40を備えるようにすると、例えばSERDES (Serializer a nd Deserializer) 等に代表される、デバイス内部で出力データにクロックが多 重され、多重されたクロックのエッジタイミングで出力データが出力されるデバ イスについても、多重化されたクロックをディジタルフィルタ40でリカバリす ることで試験を行うことができる。


[0073]

タイムインターポレータ・バス50は、クロック側のソースシンクロナス回路 10aと出力データ側のソースシンクロナス回路10b, 10c...をそれぞ れ接続する伝送線路である。図1に示すように、本実施形態のタイムインターポ レータ・バス50は、出力データ側の各チャンネル (ソースシンクロナス回路) のセレクタ30のセレクト端子と、ディジタルフィルタ40のタイミング補正回 路46の出力及びクロック側のエンコーダ28の出力端子を接続しており、出力 データ側の各チャンネルのいずれかのセレクタ30に対して、ディジタルフィル タ40のリカバリクロックか、クロック側エンコーダ28の位置データを選択信 号として入力するスイッチ制御を行うようになっている。

[0074]

なお、図1では図示を省略してあるが、複数備えられるソースシンクロナス回 路にデータを振り分けるタイムインターポレータ・バス50は、各ソースシンク ロナス回路に対応して複数備えられる。

また、いずれのチャンネルのセレクタ30にディジタルフィルタ40のリカバ リクロック又はクロック側エンコーダ28の信号が選択信号として入力されるか の情報は、通常は予め与えられている。従って、その情報に従い、試験装置を使 用する前に予めスイッチをON/OFFに設定することができる。また、このO N/OFFの制御情報は、図示しない制御用レジスタ等に情報を書き込んでおく



[0075]

このようなタイムインターポレータ・バス50を備えることで、クロック側の ディジタルフィルタ40で取得されるリカバリクロックを選択信号として、出力 データ側の所望のセレクタ30に入力することができる。これにより、所望のチ ャンネルで取得される出力データを被測定データとして取得することができる。 従って、被試験デバイス1の構成やデータレート、ジッタ幅等に応じて、セレ クタ30を含むソースシンクロナス回路が複数備えられる場合にも、クロックデ ータと出力データを任意に組み合わせて被測定データを取り込むことができる。 例えば、被試験デバイス 1 からクロック及び出力データが複数送出される場合に 、「クロック1と出力データ1」、「クロック2と出力データ2」、というよう に、クロックピンとデータピンを任意に入れ替えることができる。この場合、「 出力データ1」については「クロック1」のタイミングで、「出力データ2」に ついては「クロック2」のタイミングで、独立して被測定データを取得できるこ とになる。

なお、クロック側のセレクタ30には、タイムインターポレータ・バス50を 介することなく、モード切替スイッチ47を介して、ディジタルフィルタ40の リカバリクロック、又はクロック側エンコーダ28の位置データが選択信号とし て直接入力される。これによって、例えば、「クロック 1」のタイミングで「ク ロック1」の信号が被測定データとして取得されることになる。

[0076]

次に、以上のような構成からなる本実施形態に係る半導体試験装置における試 験動作について説明する。

まず、試験装置に備えられる図示しないパターン発生器から被試験デバイス1 に所定の試験パターン信号が入力されると、被試験デバイス1からパターン信号 に対応する所定のクロック(システムクロック)及び出力データが出力される。

被試験デバイス1から出力されたクロック及び出力データは、出力端子ごとに 接続された各ソースシンクロナス回路10亩、10b、10c...に入力され る。

各ソースシンクロナス回路に入力されたクロック及び出力データは、レベルコ ンパレータ11に入力、比較電圧とレベル比較された後、各タイムインターポレ ータ20に入力される。

各タイムインターポレータ 20に入力された信号(クロック又は出力データ)は、まず、並列に接続された複数のフリップ・フロップ $21a\sim21n$ に入力される。そして、クロック又は出力データが入力される各フリップ・フロップ $21a\sim21n$ のクロック端子には、遅延回路 22によって一定のタイミング間隔でストローブが入力される。これによって、各フリップ・フロップ $21a\sim21n$ からは、入力されたクロック又は出力データが時系列のレベルデータとして取得、出力されることになる。

[0077]


そして、クロック側のソースシンクロナス回路 10aでは、フリップ・フロップ $1a\sim21a$ から出力された時系列のレベルデータは、エッジセレクタ 23 に入力される。

エッジセレクタ23に入力されたレベルデータは、第一,第二のAND回路24,25及びOR回路26を介して複数の各セレクタ27a~27nに入力され、エッジセレクト信号の切替によって一の信号が選択,出力される。このセレクタ27a~27nから出力されるレベルデータは、当該レベルデータが示す①立ち上がりエッジのみ(第一のAND回路24の出力)、②立ち下がりエッジのみ(第二のAND回路25の出力)、③立ち上がり及び立ち下がりの双方のエッジ(OR回路26の出力)、のいずれかのタイミングを示すレベルデータとして出力される。

[0078]

このエッジセレクタ23で取得されたレベルデータが、エンコーダ28に入力 されて符号化される。

エンコーダ28で符号化されたレベルデータは、被試験デバイス1のシステム クロックのエッジタイミング(①立ち上がりエッジ、②立ち下がりエッジ、又は ③立ち上がり及び立ち下がりの両エッジ)を示す位置データとなる。そして、こ の位置データが、ディジタルフィルタ40に入力され、適正なタイミングに補正



なお、フリップ・フロップ21a~21nから出力された時系列のレベルデータは、そのままクロック側のセレクタ30に入力データとして入力され、クロックに期待値がある場合にはクロックデータが取得されてパターン比較器12で良否判定できるようになっている。

[0079]

ディジタルフィルタ40では、エンコーダ28から出力されたシステムクロックの位置データが、最前段のレジスタ41aに入力されるとともに、順次、次段のレジスタ41b~41nに入力される。


まず、位置データは、エッジ検出回路42に入力され、エッジの有無が検出される。このとき、エッジ切替スイッチ43の切替えにより、レジスタ41a~41nに格納されている位置データを出力させるタイミング信号(トリガ信号)として、エッジ検出回路42から出力されるイネーブル信号を入力する場合(図2に示す①Edge Sync Mode)と、タイムインターポレータ20の遅延回路22から出力されるストローブ信号を入力する場合(同じく②Continuously Mode)のいずれかのモードが選択される。

[0080]

①Edge Sync Modeが選択された場合には、エッジ検出回路 4 2 がエンコーダ 2 8 からの位置データを入力してエッジの有無を検出し、位置データのエッジが検出された場合には、最前段のレジスタ 4 1 a にイネーブル信号を入力する。これによって、最前段のレジスタ 4 1 a には、エッジが検出された位置データのみが、格納されることになる。

そして、エッジ検出回路42は、パルサ42aを介してイネーブル信号をトリガ信号に変換し、このトリガ信号を各レジスタ41a~41nに入力して、各レジスタ41a~41nに格納されている位置データを出力させる。

これにより、タイムインターポレータ 20 で取得された位置データのうち、信号変化点を示すエッジが検出された位置データのみが、リカバリクロックの基準となる位置データとしてレジスタ $41a\sim41n$ に、順次、格納,出力され、位置データのエッジが検出されなかった場合には、それ以降のサイクルで位置デー



[0081]

一方、②Continuously Modeが選択された場合には、エッジ検出回路 42 でのエッジ検出の有無に拘わらず、レジスタ $41a \sim 41n$ に、タイムインターポレータ 20 の遅延回路 22 からストローブ信号が入力される。

そして、各レジスタ41a~41nでは、システムクロックの位置データのエッジが検出される場合には、上述したエッジ検出回路42における場合と同様、その位置データを順次格納、出力する。位置データのエッジが検出されない場合には、既に格納している前サイクルの位置データを出力し、次段のレジスタに格納する。

この結果、②Continuously Modeでは、位置データのエッジ検出の有無に拘わらず、遅延回路22のストローブのタイミングで、エッジタイミングを示す位置データが継続的に出力され、各レジスタ41a~41nに格納,出力される。

[0082]


レジスタ41a~41nから出力された位置データは、平均値算出回路44に 入力され、各位置データが示すエッジタイミングの平均値が算出される。

そして、平均値切替スイッチ45の切替えにより、平均値算出回路44から出力される平均値を出力するか(①Smoothing Mode)、最前段のレジスタ41aから出力される位置データをそのまま出力するか(②Sampling Mode)が切り替えられ、いずれかの位置データがタイミング補正回路46に出力される。

タイミング補正回路 4 6 では、補正値レジスタ 4 6 a に格納されているセット アップタイム又はホールドタイムの設定値(補正値)を加算して、位置データを 適正なエッジタイミングに補正されたリカバリクロックとして出力する。

そして、このタイミング補正回路 4 6 から出力されるリカバリクロックは、モード切替スイッチ 4 7 及びタイムインターポレータ・バス 5 0 を介して、所定の出力データ側のソースシンクロナス回路に送出され、該当する出力データ側のセレクタ 3 0 に選択信号として入力されることになる。

[0083]



出力データ側では、フリップ・フロップ21a~21nで取得された時系列のレベルデータは、初期値用のフリップ・フロップ21aのデータを除いて、そのままセレクタ30に入力データとして入力され、出力データ側のセレクタ30では、クロック側のエンコーダ28からのタイミングデータを選択信号として、出力データを示す時系列のレベルデータの中から、一のデータを選択し、このデータが被測定データとして出力される。

これにより、このモード(①Direct Edge)では、デバイスのシステムクロックのタイミングで出力データが出力されるSDR型のデバイス試験が行える。

[0084]


一方、モード切替スイッチ47の切替により②Hold Edgeが選択されると、クロック側のディジタルフィルタ40から出力されるリカバリクロックが、タイムインターポレータ・バス50を介して出力データ側のセレクタ30の選択信号として入力される。これにより、出力データ側のセレクタ30では、ディジタルフィルタ40で取得されるリカバリクロックを選択信号として、リカバリクロックが示すエッジタイミングで被試験デバイス1の出力データが選択される。

従って、このモード(②Hold Edge)の場合には、ODR型デバイスのように デバイスのシステムクロックより高速の内部クロックのデータレートで出力デー タが出力されるデバイスを試験することができる。

[0085]

出力データ側のセレクタ30で選択,出力された出力データは、パターン比較器12に入力され、テスタ内のパターン発生器から出力される所定の期待値データと比較され、比較結果が出力される。

そして、この比較結果により、出力データと期待値との一致、不一致が検出さ



[0086]

同様に、クロック側のセレクタ30では、フリップ・フロップ21a~21nで取得されたクロックの時系列のレベルデータが、初期値用のフリップ・フロップ21aのデータを除いて、そのままクロック側のセレクタ30に入力データとして入力されるので、クロック側のセレクタ30では、クロック側のエンコーダ28からの位置データ(①Direct Edge)、又はディジタルフィルタ40からのリカバリクロック(②Hold Edge)を選択信号として、システムクロックを示す時系列のレベルデータの中から、一のデータが選択され、このデータがクロックの被測定データとして出力される。

これにより、クロック側のセレクタ30から出力されるデータをパターン比較器12に入力することで、被試験デバイス1のシステムクロックを所定の期待値データと比較することができ、期待値との比較結果により、クロックデータと期待値との一致,不一致を検出して、被試験デバイス1の良否(Pass/Fail)の判定をクロック信号のみで行うことができるようになる。

[0087]


[実施例]

以下、図2~図6を参照して、具体的な実施例を説明する。

[Hold Edgeモードの基本動作]

まず、図2を参照して、本実施形態に係る半導体試験装置においてディジタルフィルタ40で得られるリカバリクロックを用いて被試験デバイス1の出力データを取得する場合の基本動作を説明する。図2は、被試験デバイス1のシステムクロックから得られるリカバリクロックのタイミングで内部クロックに従って出力される出力データを取得するHold Edgeモードの動作例を示す信号図である。

この図2に示す例では、被試験デバイス1が、システムクロックの4倍の周波数の内部クロックの立ち上がりと立ち下がりの両エッジに同期してデータが出力されるODR型のデバイスであり、システムクロックの8倍のデータレートで出



各ソースシンクロナス回路のタイムインターポレータ 20では、被試験デバイス 1 から出力されるシステムクロック及び出力データを、被試験デバイス 1 の内部クロックの周波数タイミングで、ビット数 "4"のレベルデータとして取得される。そして、タイムインターポレータ 20 のエッジセレクタ 23 では SDR: Rise Edgeが選択してあり、ディジタルフィルタ 40 では、エッジ切替スイッチ 43 が②Continuously Mode、平均値切替スイッチ 46 が①Smoothing Mode、モード切替スイッチ 47 が②Hold Edgeとしてある(図 1 参照)。

[0088]

図 2 に示すように、まず、被試験デバイス 1 から出力されるシステムクロックは、クロック側のフリップ・フロップ 2 1 a \sim 2 1 n により、 4 ビットのストローブでクロックの立ち上がりエッジのみが取得される(SDR: Rise Edge)。

同図の例では、システムクロックが"L"から"H"になるエッジタイミングが、4ビットのストローブの3ビット目の位置で取得される場合を示している。

このシステムクロックは、まず、フリップ・フロップ $21a \sim 21$ n に入力され、例えば"0011" (ビット数"3"の位置から"H")のレベルデータが取得される。そして、このレベルデータがエッジセレクタ 23 を介して選択され、エンコーダ 28 で、ビット数"3"を示す位置データ(例えば"10")に符号化される。これにより、タイムインターポレータ 20 から出力されるタイミングデータは、例えばビット数"3"を示す位置データ"10"となる。

この位置データがディジタルフィルタ40のレジスタ41a~41nに順次入力されることになる。

[0089]

ディジタルフィルタ40では、エッジ切替スイッチ43で②Continuously Modeが選択してあり、位置データのエッジが検出される場合にはその位置データが、エッジが検出されない場合には前サイクルの位置データが出力され、レジスタ41a~41nには、最前段のレジスタ41aから順次、ビット数 "3"を示す位置データ(例えば "10")が格納,出力される。

また、ディジタルフィルタ40では、平均値切替スイッチ46がSmoothing Mo deを選択してあり、n個のレジスタから出力されるn個の位置データの平均値が 算出され、その平均値ビット数"3"を示す"10"が出力される。

この平均値に対しては、タイミング補正回路46でセットアップタイムの設定 値が加算される。図2に示す例ではセットアップタイム"0"が加算される場合 となっており、補正後の位置データは例えば"10"となる。

そして、この位置データがリカバリクロックとして出力され、タイムインター ポレータ・バス50を介して出力データ側の各セレクタ30に入力される。

[0090]

出力データ側のセレクタ30では、まず、タイムインターポレータ20のフリ ップ・フロップ21a~21nで取得される被試験デバイス1の出力データが、 各入力端子に直接入力される。同時に、出力データ側の各セレクタ30には、デ ィジタルフィルタ40からリカバリクロックが選択信号として入力される。


これにより、出力データ側のセレクタ30では、リカバリクロックを選択信号 として、図2に示すように、リカバリクロックが示す"10"(ビット数"3") に対応する入力端子のデータが内部クロックのサイクルで選択され(打ち抜か れ)、その結果、セレクタ30から所定の"H"又は"L"のデータが出力され ることになる。

そして、このセレクタ30から出力されるデータが、パターン比較器12で所 定の期待値と比較され、その結果が、フェイル解析メモリ15に記憶されること になる(図2に示すPass/Fail)。

[0091]

[Hold Edgeモード]

次に、図2で示したHold Edgeモードで、クロック側のエッジセレクタ23を 切替える場合の実施例を、図3及び図4を参照しつつ説明ずる。図3及び図4は 、図2と同様、Hold Edgeモードの動作例を示す信号図で、図3は、エッジセレ クタ23のモードとしてSDR:Rise Edgeを選択した場合、図4は、DDR:B oth Edgeを選択した場合である。なお、図3,図4に示す例においても、図2で 示した基本動作と同様、ビット数"4"のストローブで出力データを取得するよ



[0092]

まず、図3に示すように、エッジセレクタ23のセレクタ27a~27nの選 択信号を切り替えて、第一のAND回路24の出力を選択すると(SDR:Rise Edge)、被試験デバイス1のシステムクロックの立ち上がりエッジのタイミン グのみの位置データが取得される。図3に示す例では、システムクロックの1サ イクル目において、クロックの"L"から"H"になるエッジタイミングが、4ビットのストローブの"3ビット目"の位置で取得される場合となっている。


そして、この"3ビット目"を示す位置データ"10"がディジタルフィルタ 40に格納され、内部クロックの周波数タイミングで出力され、この位置データ がリカバリクロックとして出力データ側の各セレクタ30に入力される。

このように、エッジセレクタ23でSDR:Rise Edgeが選択されると、シス テムクロックの立ち上がりエッジのみのエッジタイミングで出力データが取得さ れる。なお、システムクロックの立ち下がりエッジのみの位置データを取得する 場合(SDR:Fall Edge)も、立ち上がりエッジのみの位置データを取得する 場合と同様である。

[0093]

次に、図4に示すように、エッジセレクタ23のセレクタ27a~27nの選 択信号を切り替えて、OR回路26の出力を選択すると(DDR:Both Edge) 、被試験デバイス1のシステムクロックの立ち上がり及び立ち下がりの両エッジ のタイミングの位置データが取得される。図4に示す例では、システムクロック の1サイクル目において、クロックが"L"から"H"になるエッジタイミング が、4ビットのストローブの"3ビット目"の位置で取得され、クロックが"H "から"L"になるエッジタイミングが、4ビットのストローブの"2ビット目 "の位置で取得される場合となっている。

そして、この立ち上がりエッジ"3ビット目"を示す位置データ(例えば"1 0") と、立ち下がりエッジ"2ビット目"を示す位置データ(例えば"01") がディジタルフィルタ40に順次格納され、内部クロックの周波数タイミング で出力される。そして、この位置データがリカバリクロックとして出力データ側



このDDR:Both Edgeでは、被試験デバイス1の出力データは、図4に示すように、内部クロックの1~2サイクル目では、立ち上がり及び立ち下がりの"3ビット目"のエッジタイミングで出力データが取得され、3~4サイクル目では、立ち上がり及び立ち下がりの"2ビット目"のエッジタイミングで出力データが取得されるようになる。従って、この場合には、図3で示したSDR:Rise Edge (又はFall Edge) の場合と比較して、更にトラッキング性能を向上させたデータ取得が可能となる。

[0094]


[Direct Edgeモード]

次に、本実施形態の試験装置で、ディジタルフィルタ40のモード切替スイッチ47をDirect Edgeに切替えた場合の実施例を、図5を参照しつつ説明ずる。図5は、ディジタルフィルタ40のモード切替スイッチ47をDirect Edgeに切替えた場合にシステムクロックのエッジタイミングで出力データを取得する場合の信号図であり、(a)はクロックのエッジタイミングを立ち上がりエッジで、(b)は立ち上がり及び立ち下がりの両エッジでデータを取得する場合である。本実施形態の試験装置では、モード切替スイッチ47をDirect Edgeに切替えることにより、クロック側のエンコーダ28で取得される位置データが出力側のセレクタに入力され、通常のSDRやDDR型デバイスのようにデバイスのシステムクロックに同期したタイミングで出力データが出力されるデバイスの試験を行うことができる。

[0095]

まず、図5 (a) に示すように、SDR型のデバイスに対して、クロックの立ち上がりエッジのタイミングで出力データを取得する場合には、エッジセレクタ23のセレクタ27a~27nの選択信号を切り替えて、第一のAND回路24の出力を選択する(SDR:Rise Edge)。これにより、被試験デバイス1の出力データは、被試験デバイス1のクロックの立ち上がりエッジのタイミングで取得されることになる。

図5 (a) に示す例では、1サイクル目は8ビットのストロープの"3ビット



目"の位置のタイミングで、2サイクル目も同様に"3ビット目"の位置のタイ ミングで出力データが取得される。

なお、SDR型のデバイスに対して、クロックの立ち下がりエッジのタイミン グで出力データを取得する場合には、エッジセレクタ23のセレクタ27a~2 7 nの選択信号を切り替えて、第二のAND回路25の出力を選択する(SDR :Fall Edge) ことで、同様に行うことができる。

[0096]

次に、DDR型のデバイスに対して、システムクロックの立ち上がり及び立ち 下がりの双方のエッジタイミングで出力データを取得する場合には、エッジセレ クタ23のセレクタ27a~27nの選択信号を切り替えて、OR回路26の出 力を選択する(DDR:Both Edge)。これにより、被試験デバイス1の出力デ ータは、被試験デバイス1のクロックの立ち上がり及び立ち下がりエッジの双方 のタイミングで取得されることになる。


図5 (b) に示す例では、1サイクル目はクロックの立ち上がりエッジで4ビ ットのストローブの"3ビット目"のタイミングで、立ち下がりエッジで4ビッ トの"3ビット目"の位置のタイミングで出力データが取得される。

同様に、2サイクル目はクロックの立ち上がりエッジで4ビットの"3ビット 目"のタイミングで、立ち下がりエッジでも"3ビット目"の位置のタイミング で出力データが取得される。これにより、通常のDDR型デバイスの出力データ をシステムクロックに同期したDDRのタイミングで取得することができる。

[0097]

なお、以上のような通常のSDRやDDR型デバイスについて、ディジタルフ ィルタ40で得られるリカバリクロックを使用して試験を行うことも勿論可能で ある。DDR型デバイスについて、ディジタルフィルタ40で取得されるリカバ リクロックを用いることで、例えばシステムクロックの立ち上がりエッジ又は立 ち下がりエッジのいずれかの精度が悪いデバイスの場合に、精度の良いエッジタ イミングのみを使用してデータを取得することが可能となる。

例えば、図6(a)に示すように、システムクロックの立ち下がりエッジの精 度が悪い場合、この立ち下がりエッジのタイミングでデータを取得すると、デー



そこで、このような場合には、エッジセレクタ23をSDR:Rise Edgeモードに切替え、ディジタルフィルタ40においてシステムクロックの立ち上がり及び立ち下がりのエッジタイミングでリカバリクロックを取得する。そして、このリカバリクロックのエッジタイミングで出力データを取得することで、図6(b)に示すように、出力データをDDRのデータレートで、かつ、精度の良いシステムクロックの立ち上がりエッジのタイミングで取得することができる。


[0098]

以上説明したように、本実施形態に係る半導体試験装置によれば、まず、ソースシンクロナス回路の各チャンネルにタイムインターポレータ20を備えることにより、被試験デバイス1から出力されるクロック及び出力データを、時系列のレベルデータとして取得することができる。この時系列のレベルデータは、被試験デバイス1のクロック(及び出力データ)の信号変化点であるエッジタイミングを示すものである。従って、タイムインターポレータ20に被試験デバイス1から出力されるシステムクロック信号を入力し、そのエッジタイミングを示すレベルデータ及び位置データを取得することにより、当該位置データを被試験デバイス1の出力データを取得するタイミング信号として用いることができる。

そして、特に本実施形態では、クロック側のタイムインターポレータ20にエッジセレクタ23を備え、タイムインターポレータ20で取得される時系列のレベルデータを、クロックの立ち上がりエッジ、又は立ち下がりエッジ、又は立ち上がり及び立ち下がりの両エッジのタイミングを示すレベルデータとして選択的に出力することができる。これにより、被試験デバイス1のクロックの立ち上がりエッジ及び立ち下がりエッジの双方のエッジタイミングで出力データを取り込むことが可能となり、DDR型デバイスにも対応できるようになる。

[0099]

さらに、本実施形態では、クロック側のソースシンクロナス回路 10 a にディジタルフィルタ 40 を備えることで、タイムインターポレータ 20 で取得されるクロックの位置データを保持、格納し、システムクロックの数倍の周波数で所望のタイミングに補正されたリカバリクロックとして出力することができる。



[0100]

そこで、クロック側のタイムインターポレータ20で取得される被試験デバイス1のシステムクロックの位置データをディジタルフィルタ40に入力、格納することにより、システムクロックのn倍の周波数の内部クロックに対応したエッジタイミングを示すクロック信号であって、正確かつ適正なタイミングに補正されたリカバリクロックを出力させることができる。


るためのタイミング信号として適正なタイミングとならない場合もある。

そして、このリカバリクロックを選択信号として被試験デバイス1の出力データを選択するデータ選択回路30を備えることで、タイムインターポレータ20で取得される出力データの時系列のレベルデータを、所定の期待値データと比較される被測定データとして選択、出力することができる。

[0101]

これにより、被試験デバイス1から出力される出力データが当該デバイスから 出力されるシステムクロックより高速の内部クロックに基づいて出力される場合 にも、また、システムクロックがジッタにより変動した場合にも、所望の周波数 の、適正なエッジタイミングを示すリカバリクロックを出力することができる。

このようにして、本実施形態に係る半導体試験装置によれば、被試験デバイス 1のシステムクロックの周波数やジッタの影響等に左右されない所望のリカバリ



[0102]

[第二実施形態]

次に、図7を参照して、本発明に係る半導体試験装置の第二実施形態について 説明する。

図7は、本発明の第二実施形態に係る半導体試験装置の構成を示すブロック図である。同図に示すように、本実施形態に係る半導体試験装置は、上述した第一実施形態の変更実施形態であり、第一実施形態におけるクロック側のソースシンクロナス回路(クロックリカバリ回路)10aに、更にジッタ検出回路60を備えるようにしたものである。

従って、その他の構成部分は、第一実施形態と同様となっており、同様の構成部分については、図中で第一実施形態と同一符号を付し、詳細な説明は省略する


[0103]

ジッタ検出回路60は、ディジタルフィルタ40のレジスタ41a~41nから出力されるリカバリクロックの基準となる位置データを入力し、位置データが示すエッジタイミングの位相差を検出することにより、当該位相差を被試験デバイス1のクロック(システムクロック)のジッタとして取得、解析するようになっている。具体的には、ジッタ検出回路60は、減算回路61と、ジッタリミット値レジスタ62、比較判定回路63を備えている。

減算回路 6 1 は、ディジタルフィルタ 4 0 から対比する 2 個の位置データを入力し、各位置データが示すエッジタイミングの位相差を算出する。

ディジタルフィルタ40で取得される位置データ(リカバリクロック)は、被試験デバイス1のクロックのエッジタイミングを示しており、この位置データ同士を減算することで、位置データの位相差、すなわち被試験デバイス1のクロックが有するジッタ幅を取得することができる。

[0104]



"+1" - "-2" = "+3"

となり、位置データの位相差が"+3"であることが算出される。

このように減算回路61で算出される位相差は、被試験デバイス1の出力データが有するジッタ幅を示すことになり、この位相差を取得することで、被試験デバイス1のジッタ解析が行えることになる。

[0105]


ここで、本実施形態では、減算回路 6 1 は、ディジタルフィルタ 4 0 の最前段のレジスタ 4 1 a の出力側に接続されるとともに、ジッタセレクタ 6 1 a を介して、次段のレジスタ 4 1 b ~ 4 1 n 及び平均値算出回路 4 4 の出力側のうち、いずれか一つに選択的に接続されるようになっている。

これによって、減算回路 6 1 には、最前段のレジスタ 4 1 a から出力される位置データと、次段のレジスタ 4 1 b \sim 4 1 n のいずれか一つの位置データが入力されて減算処理される場合(図 7 に示す①Cycle To Cycle Jitter)と、最前段のレジスタ 4 1 a の位置データと、平均値算出回路 4 4 で算出された平均値を示す位置データとが減算処理される場合(図 7 に示す②Cycle To Smoothing Jitter)とが切り替えできるようになっている。

[0106]

ジッタリミット値レジスタ62は、減算回路61で算出される位相差と比較する所定のジッタリミット値を格納している。

比較判定回路63は、減算回路61で算出される位相差とジッタリミット値レジスタ62に格納されているジッタリミット値とを比較し、その良否(Pass/Fa



そして、この比較判定回路63の判定結果は、第一実施形態で説明したパターン比較器12における良否判定結果と同様、フェイル解析メモリ等に記憶される

本実施形態では、図7に示すように、フェイル解析メモリ等への入力部に判定 切替スイッチ64が備えてあり、フェイル解析メモリ等に対して、パターン比較器12における良否判定結果を記憶させるモード(図7に示す①Data Exp Mode)と、比較判定回路63の判定結果を記憶させるモード(同じく②Jitter Fail Mode)を切り替えできるようになっている。

[0107]

このように、本実施形態に係る半導体試験装置によれば、複数のリカバリクロックを入力するジッタ検出回路60を備えることにより、各リカバリクロックのエッジタイミングを示す位置データを減算処理することで、リカバリクロック間の位相差を検出することができる。また、ジッタ検出回路60で検出される位相差の分布を取得し、位相差のばらつきや広がりを示す分布データとして出力することができる。

リカバリクロックの位相差は、被試験デバイス1の出力データに多重されたクロック信号のジッタを示すものであり、このリカバリクロックの位相差とその分布データを取得することにより、被試験デバイス1の出力データ及び多重されたクロックのジッタ解析を行うことが可能となる。

これにより、本実施形態では、例えばオシロスコープ等の操作による誤差や測定作業の困難性等、既存のジッタ測定器を用いる場合のような問題が生じることなく、容易かつ正確,確実に、精度の高い被試験デバイスのクロック(又は出力データ)のジッタ解析を行うことができるようになる。

[0108]

以上、本発明の半導体試験装置の好ましい実施形態について説明したが、本発明に係る半導体試験装置は上述した実施形態にのみ限定されるものではなく、本



発明の範囲で種々の変更実施が可能であることは言うまでもない。

例えば、上述した第二実施形態では、被試験デバイスのジッタを取得,解析するジッタ検出回路を備える試験装置を示したが、ジッタを検出,解析する手段としては、第二実施形態に示したジッタ検出回路に限定されるものではなく、他のジッタ解析手段を備えることもできる。

例えば、第二実施形態で示したジッタ検出回路で検出されるリカバリクロックの位相差を入力し、当該位相差の分布を取得して、被測定LSIの出力データのジッタの分布データとして出力する位相差分布回路を備えることができる。

[0109]

また、第一, 第二実施形態で示したタイムインターポレータから出力される位置データと、ディジタルフィルタから出力される対応するリカバリクロックとを入力し、当該位置データ及びリカバリクロックの示すエッジタイミングの位相差を検出して、当該位相差の分布を取得して、被試験デバイスのクロックや出力データのジッタの分布データとして出力するジッタ分布回路を備えることもできる

すなわち、本発明に係る半導体試験装置を構成するクロックリカバリ回路は、 被試験デバイスの出力データを時系列のレベルデータとして取得するタイムイン ターポレータと、タイムインターポレータで取得されるレベルデータに基づいて リカバリクロックを取得,出力できるディジタルフィルタを備える限り、どのよ うな回路や装置等と組み合わせることもできるもので、半導体試験装置としての 用途,目的等は特に限定されない。

[0110]

【発明の効果】

以上説明したように、本発明の半導体試験装置によれば、タイムインターポレータ及びディジタルフィルタを備えることにより、被試験デバイスから出力されるシステムクロックを取得し、当該システムクロックの立ち上がりや立ち下がりのエッジタイミングで、システムクロックより高速の内部クロックの周波数のリカバリクロックを取得することができる。

これにより、被試験デバイスのシステムクロックのエッジタイミングで、かつ



、システムクロックよりも高速な内部クロックのデータレートでデータが出力される被試験デバイスの試験を確実に行うことができ、ODR型デバイスに代表されるような高速デバイスの試験に好適な半導体試験装置を提供することができる

【図面の簡単な説明】

【図1】

本発明の第一実施形態に係る半導体試験装置の構成を示すブロック図である。

[図2]

被試験デバイスのシステムクロックから得られるリカバリクロックのタイミングで内部クロックに従って出力される出力データを取得するHold Edgeモードの動作例を示す信号図である。

【図3】

Hold Edgeモードの動作例を示す信号図で、エッジセレクタのモードとしてSDR:Rise Edgeを選択した場合である。

【図4】

Hold Edgeモードの動作例を示す信号図で、エッジセレクタのモードとしてDDR:Both Edgeを選択した場合である。

【図5】

ディジタルフィルタのモード切替スイッチをDirect Edgeに切替えた場合にシステムクロックのエッジタイミングで出力データを取得する場合の信号図で、(a)はクロックのエッジタイミングを立ち上がりエッジで、(b)は立ち上がり及び立ち下がりの両エッジでデータを取得する場合である。

[図6]


エッジセレクタのモードをSDR:Rise Edgeモードに切替えてディジタルフィルタにおいてシステムクロックの立ち上がり及び立ち下がりのエッジタイミングでリカバリクロックを取得する場合の信号図である。

【図7】

本発明の第二実施形態に係る半導体試験装置の構成を示すブロック図である。

【図8】





従来の一般的な半導体試験装置の概略構成を示すブロック図である。

【図9】

システムクロックより高速な内部クロックのデータレートでデータを出力する 半導体デバイスの概略構成を示すブロック図である。

【符号の説明】


- 1 被試験デバイス
- 10 LSIテスタ
- 11 レベルコンパレータ
- 12 パターン比較器
- 20 タイムインターポレータ
- 21 (21a~21n) フリップ・フロップ
- 22 遅延回路
- 24 エッジセレクタ
- 28 エンコーダ
- 40 ディジタルフィルタ
- 41 (41a~41n) レジスタ
- 42 エッジ検出回路
- 43 エッジセレクタ
- 44 平均值算出回路
- 45 平均値切替スイッチ
- 46 タイミング補正回路
- 50 セレクタ
- 60 ジッタ検出回路





【書類名】

図面


【図1】
















3






【図7】


















【書類名】 要約書

【要約】

【課題】 DUTから出力されるシステムクロックのエッジタイミングで、システムクロックより高速の内部クロックに同期したリカバリクロックを取得する。

【解決手段】 DUT1のシステムクロックを入力するフリップ・フロップ21 $a \sim 21$ n と、一定のタイミング間隔で遅延させたストローブをFF21に順次入力し、時系列のレベルデータを出力させる遅延回路22と、FF21から出力される時系列のレベルデータを入力し、エッジタイミングを示す位置データに符号化するエンコーダ28を備えるタイムインターポレータ20と、エンコーダ28の位置データを順次格納し所定のタイミングで出力する複数のレジスタ41a~41 n を備え、レジスタ41からの位置データをリカバリクロックとして出力するディジタルフィルタ40と、リカバリクロックを選択信号としてDUT1の出力データを選択するデータ側セレクタ30を備える構成としてある。

【選択図】 図1



特願2002-381785

出願人履歴情報

識別番号

[390005175]

1. 変更年月日 [変更理由] 住 所 氏 名 1990年10月15日 新規登録 東京都練馬区旭町1丁目32番1号 株式会社アドバンテスト